芯联集成“半导体器件的制备方法及半导体器件”专利获授权

天眼查显示，芯联集成电路制造股份有限公司近日取得一项名为“半导体器件的制备方法及半导体器件”的专利，授权公告号为CN118073206B，授权公告日为2024年7月23日，申请日为2024年4月22日。

背景技术

半导体器件中的金属氧化物半导体（Metal Oxide Semiconductor，MOS）器件，因具有开关速度快、损耗小、可靠性高等优点，在诸如电源控制和驱动电路等领域得到越来越广泛的应用。例如，金属氧化物半导体器件中的横向扩散金属氧化物半导体（LaterallyDiffused Metal Oxide Semiconductor，LDMOS）器件，具有耐高压，大电流驱动能力以及低功耗的优点，而且容易与互补金属氧化物半导体器件工艺兼容，因此常用于射频功率电路和电源控制电路，以满足耐高压以及实现功率控制等方面的要求。

功率集成电路高电压、大电流的特点常常要求金属氧化物半导体器件具有高击穿电压和低比导通电阻。场板技术是一种广泛应用的用于提高金属氧化物半导体器件的击穿电压的技术，但是目前结合场板技术的金属氧化物半导体器件的制作工艺较为复杂。因此如何在较好地提升金属氧化物半导体器件的击穿电压的同时，简化制作工艺是目前亟需解决的问题。

发明内容

本申请实施例涉及一种半导体器件的制备方法及半导体器件，属于半导体技术领域。半导体器件的制备方法包括：提供半导体材料层，半导体材料层中包括第一器件区，第一器件区中包括漂移区和体区；在部分漂移区的表面形成场氧化层；形成从场氧化层的表面延伸至漂移区的内部的至少一个第一沟槽；形成覆盖第一沟槽的内壁的第一介质层；在部分体区的表面形成栅介质层；形成填充于第一沟槽并延伸至部分场氧化层和栅介质层的表面的导电层；其中，位于第一沟槽中的导电层构成第一场板；位于第一场板和场氧化层的表面的导电层构成第二场板；位于栅介质层的表面的导电层构成栅电极层。如此，在有效提升器件击穿电压的同时使得器件的制备工艺较为简化。