天眼查显示,芯联集成电路制造股份有限公司近日取得一项名为“半导体器件的制备方法及半导体器件”的专利,授权公告号为CN118073206B,授权公告日为2024年7月23日,申请日为2024年4月22日。
背景技术
半导体器件中的金属氧化物半导体(Metal Oxide Semiconductor,MOS)器件,因具有开关速度快、损耗小、可靠性高等优点,在诸如电源控制和驱动电路等领域得到越来越广泛的应用。例如,金属氧化物半导体器件中的横向扩散金属氧化物半导体(LaterallyDiffused Metal Oxide Semiconductor,LDMOS)器件,具有耐高压,大电流驱动能力以及低功耗的优点,而且容易与互补金属氧化物半导体器件工艺兼容,因此常用于射频功率电路和电源控制电路,以满足耐高压以及实现功率控制等方面的要求。
功率集成电路高电压、大电流的特点常常要求金属氧化物半导体器件具有高击穿电压和低比导通电阻。场板技术是一种广泛应用的用于提高金属氧化物半导体器件的击穿电压的技术,但是目前结合场板技术的金属氧化物半导体器件的制作工艺较为复杂。因此如何在较好地提升金属氧化物半导体器件的击穿电压的同时,简化制作工艺是目前亟需解决的问题。
发明内容
本申请实施例涉及一种半导体器件的制备方法及半导体器件,属于半导体技术领域。半导体器件的制备方法包括:提供半导体材料层,半导体材料层中包括第一器件区,第一器件区中包括漂移区和体区;在部分漂移区的表面形成场氧化层;形成从场氧化层的表面延伸至漂移区的内部的至少一个第一沟槽;形成覆盖第一沟槽的内壁的第一介质层;在部分体区的表面形成栅介质层;形成填充于第一沟槽并延伸至部分场氧化层和栅介质层的表面的导电层;其中,位于第一沟槽中的导电层构成第一场板;位于第一场板和场氧化层的表面的导电层构成第二场板;位于栅介质层的表面的导电层构成栅电极层。如此,在有效提升器件击穿电压的同时使得器件的制备工艺较为简化。
[来源:仪器信息网] 未经授权不得转载
2024.08.16
2024.08.17
华羿微电“一种低栅极电荷屏蔽栅MOSFET器件及其制作方法”专利获授权
2024.08.16
粤芯半导体“一种半导体器件中的互连金属的沉积方法”专利获授权
2024.08.16
2024.08.16
2024.08.16
版权与免责声明:
① 凡本网注明"来源:仪器信息网"的所有作品,版权均属于仪器信息网,未经本网授权不得转载、摘编或利用其它方式使用。已获本网授权的作品,应在授权范围内使用,并注明"来源:仪器信息网"。违者本网将追究相关法律责任。
② 本网凡注明"来源:xxx(非本网)"的作品,均转载自其它媒体,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责,且不承担此类作品侵权行为的直接责任及连带责任。如其他媒体、网站或个人从本网下载使用,必须保留本网注明的"稿件来源",并自负版权等法律责任。
③ 如涉及作品内容、版权等问题,请在作品发表之日起两周内与本网联系,否则视为默认仪器信息网有权转载。
谢谢您的赞赏,您的鼓励是我前进的动力~
打赏失败了~
评论成功+4积分
评论成功,积分获取达到限制
投票成功~
投票失败了~