推荐厂家
暂无
暂无
正确选择和使用逻辑分析仪一、逻辑分析仪的发展 自20世纪70 年代初研制成微处理器,出现4位和8位总线,传统示波器的双通道输入无法满足8位字节的观察。微处理器和存储器的测试需要不同于时域和频域仪器。数域测试仪器应运而生。HP公司推出状态分析仪和Biomation公司推出定时分析仪(两者最初很不相同)之后不久,用户开始接受这种数域测试仪器作为最终解决数字电路测试的手段,不久状态分析仪与定时分析仪合并成逻辑分析仪。 20世纪80 年代后期,逻辑分析仪变得更加复杂,当然使用起来也就更加困难。例如,引入多电平树形触发,以应付条件语句如IF、THEN、ELSE等复杂事件。这类组合触发必然更加灵活,同时对大多数用户来说就不是那样容易掌握了。 逻辑分析仪的探头日益显得重要。需用夹子夹住穿孔式元件上的16根引脚和双列直插式元件上的只有0.1″间隙的引脚时,就出现探头问题。今天的逻辑分析仪提供几百个工作在200MHz频率上的通道信号连接就是个现实问题。适配器、夹子和辅助爪钩等多种多样,但是最好的办法的是设计一种廉价的测试夹具,逻辑分析仪直接连接到夹具上,形成可靠和紧凑的接触。 今天的发展趋势 逻辑分析仪的基本取向近年来在计算机与仪器的不断融合中找到了解决的办法。Tektronix公司TLA600系列逻辑分析仪着重解决导向和发展能力,亦即仪器如何动作和如何构建有特色的结构。导向采用微软的Windows接口,它非常容易驱动。改进信号发现能力必然涉及到仪器结构的变动。在所有要处理的数据中着重处理与时间有关联的数据,不同类型的信息采用多窗口显示。例如,对于微处理器来说,最好能同时观察定时和状态以及反汇编源码,而且各窗口上的光标彼此跟踪相连。 关于触发,总是传统逻辑分析仪中的难题。TLA600系列逻辑分析仪为用户提供触发库,使复杂触发事件的设置简单化,保证你精力集中解决测试问题上,而不必花时间去调整逻辑分析仪的触发设置。该库中包含有许多易于掌握的触发设置,可以作为通常需要修改的触发起始点。需要特殊的触发能力只是问题的一部分。除了由错误事件直接触发外,用户还希望从过去的时段去观察信号,找出造成错误的根源和它前后的关系。精细的触发和深存储器可提高超前触发能力。 在PC机平台上使用Windows,除了为广大用户提供了许多熟知的好处之外,只要给定正确的软件和相关工具,即可通过互联网进行远程控制,从目标文件格式中提取源码和符号,支持微软公司的CMO/DCOM标准,而且处理器可运行各种控制操作。 二、逻辑分析仪的选择 如果数字电路出现故障,我们一般优先就考虑使用逻辑分析仪来检查数字电路的完整性,不难发现存在的故障;但是在其他情况下你是否考虑到使用逻辑分析仪呢?譬如说:第一点如何观察测试系统在执行我们事先编制好的程序时,是不是真正地在按照我们设计好的程序来执行呢?如果我们向系统写入的是(MOV A,B)而系统则是执行的(ADD A,B),那会造成什么样的后果?第二点:怎么样真正地监测软件系统的实际工作状态,而不是用DEBUG等方式进行设置断点后,查看预先设定的某些变量或内存中的数据是我们预先想得到的值。在这里我们有第三、第四等等很多问题有待解决。 通常我们将数字系统分成硬件部分和软件部分,在研发设计这些系统时,我们有很多事情要做,譬如硬件电路的初步设计、软件的方案制定和初步编制、硬件电路的调试、 软件的调试、以及最终的系统的定型等等工作,在这些工作中几乎每一步工作都要逻辑分析仪的帮助,但是鉴于每个单位的经济实力和人员状况不同,并且在很多系统的使用中都不是要把以上的每个部分都进行一 遍,这样我们就把逻辑分析仪的使用分成以下几个层次: 第一个层次:只要查看硬件系统的一些常见的故障,例如时钟信号和其他信号的波形、信号中是否存在严重影响系统的毛刺信号等故障; 第二个层次:要对硬件系统的各个信号的时序进行很好的分析,以便最好地利用系统资源,消除由定时分析能够分析出的一些故障; 第三个层次:要对硬件对软件的执行情况的分析,以确保写入的程序被硬件系统完整地执行; 第四个层次:需要实时地监测软件的执行情况,对软件进行实时地调试。 第五个层次:需要进行现有客户系统的软件和硬件系统性的解剖分析,达到我们对现有客户系统的软件和硬件系统全面透彻地了解和掌握的功能。 对以上的几个层次的要求,我们可以看出,他们并不都需要很高档的逻辑分析仪,对于第一层次的使用者,他们甚至用一台功能比较好的示波器就可以解决问题,针对以上的几个使用层次,在选择仪器时可以选用相应的仪器。实际上逻辑分析仪也有几个层次,他们有: 1、 普通2~4通道的数字存储器,例如TDS3000系列(加上TDS3TRG高级触发模块),利用它的一些高级触发功能(例如脉冲宽度触发、欠幅脉冲触发、各个通道之间的一定的与、或、与或、异或关系的触发)就可以找到我们希望看到的信号,发现并排除一些故障,况且示波器的功能还可以作为其他使用,在这里我们只不过用了一台示波器的附加功能,可以说这种方式是最节省的方式。 2、当示波器的通道数不够时,也可以选用一些带有简单的定时分析功能的多通道定时分析仪器,如早期的逻辑分析仪和现在市面上还有的混合信号示波器,如Agilent的546××D示波器。 3、一些功能比较简单,速度不是特别快的的计算机插卡 式,基于Windows、绝大部分功能都由软件来完成的虚拟仪器,这类产品在国内的很多厂家都有生产。 4、采样速率、触发功能、分析功能都很强大的不可扩展的固定式整机。例TLA600系列。 5、功能更强扩展性更好的模块化插卡式整机;对不同的用户,可以针对需要,选择不同档次的仪器。 逻辑分析仪的一些技术指标: 1、逻辑分析仪的通道数 :在需要逻辑分析仪的地方,要对一个系统进行全面地分析,就应当把所有应当观测的信号全部引入逻辑分析仪当中,这样逻辑分析仪的通道数至少应当是:被测系统的字长(数字总线数)+被测系统的控制总线数+时钟线数。这样对于一个16位机系统,就至少需要68个通道。现在几个厂家的主流产品的通道数多达340通道以上。例Tektronix等。 2、定时采样速率 :在定时采样分析时,要有足够的 定时分辨率,就应当足够高的定时分析采样速率,我们应当知道,并不是只有高速系统才需要高的采样速率(见下表)现在的主流产品的采样速率高达2Gs/S,在这个速率下,我们可以看到0.5ps时间上的细节。 以下是一些很常见的芯片的工作频率和建立/保持时间的列表,我们可以看出,即使它们的工作频率很低,但在时间分析(Timing)中要求的分辨率也很高。表一:典型的数字设备 3、状态分析速率:在状态分析时,逻辑分析仪采样基准时钟就用被测试对象的工作时钟(逻辑分析仪的外部时钟)这个时钟的最高速率就是逻辑分析仪的高状态分析速率。也就是说,该逻辑分析仪可以分析的系统最快的工作频率。现在的主流产品的定时分析速率在100MHz,最高可高达300MHz甚至更高。 4、逻辑分析仪的每通道的内存长度:逻辑分析仪的内存是用于存储它所采样的数据,以用于对比、分析、转换(譬如将其所捕捉到的信号转换成非二进制信号【汇编语言、C语言 、C++ 等】,等在选择内存长度时的基准是“大于我们即将观测的系统可以进行最大分割后的最大块的长度。 5、逻辑分析仪的探头:逻辑分析仪通过探头与被测器件连接,探头起着信号接口的作用,在保持信号完整性中占有重要位置。逻辑分析仪与数字示波器不同,虽然相对上下限值的幅度变化并不重要,但幅度失真一定会转换成定时误差。逻辑分析仪具有几十至几百通道的 探头其频率响应从几十至几百MHz,保证各路探头的相对延时最小和保持幅度的失真较低。这是表征逻辑分析仪探头性能的关键参数。Agilent公司的无源探头和Tektronix公司的有源探头最具代表性,属于逻辑分析仪的高档探头。 逻辑分析仪的强项在于能洞察许多信道中信号的定时关系。可惜的是,如果各个通道之间略有差别便会产生通道的定时偏差,在某些型号的 逻辑分析仪里,这种偏差能减小到最小,但是仍有残留值存在。通用逻辑分析仪,如Tektronix公司的TLA600型或Agilent公司的HP16600型,在所有通道中的时间偏差约为1ns。因而探头非常重要,详见本站“测试附件及连接探头”。 a)探头的阻性负载,也就是探头的接入系统中以后对系统电流的分流作用的大小,在数字系统中,系统的电流负载能力一般在几个KΩ以上,分流效应对系统的影响一般可以忽略,现在流行的几种长逻辑分析仪探头的阻抗一般在20~200KΩ之间。 b)探头的容性负载:容性负载就是探头接入系统时,探头的等效电容,这个值一般在1~30PF之间,在现在的高速系统中,容性负载对电路的影响远远大于阻性负载,如果这个值太大,将会直接影响整个系统中的信号“沿”的形状改变整个电路的性质,改变逻辑分析仪对系统观测的实时性,导致我们看到的并不是系统原有的特性。 c)探头的易用性:是指探头接入系统时的难易程度,随着芯片封装的密度越来越高,出现了BGA、QFP、TQFP、PLCC、SOP等各种各样的封装形式,IC的脚间距最小的已达到0.3mm以下,要很好的将信号引
一般来说,逻辑分析仪能看到比示波器更多的信号线。对于观察总线上的定时关系或数据 ——例如微处理器地址、数据或控制总线时,逻辑分析仪是特别有用的。逻辑分析仪能够解码微处理器的总线信息,并以有意义的形式显示。总之,当您通过了参数设计阶段,开始关注许多信号间的定时关系和需要在逻辑高和低电平码型上触发时,逻辑分析仪就是正确的测试工具。[b]逻辑分析仪[/b]大多数逻辑分析仪实际是合二而一的分析仪:一部分是定时分析仪,另一部分是状态分析仪。定时分析仪的信息显示形式与示波器的相同,水平轴代表时间,垂直轴代表电压幅度。由于这两种仪器上的波形都与时间相关,因此称为“时域”显示仪。[b]选择正确的采样方法[/b]定时分析仪好像是一台具有 1bit 垂直分辨率的数字示波器。由于只有 1bit 分辨率,因此只能实现两种状态 —高或低的显示。定时分析仪只关心用户定义的电压阈值。如果采样时信号高于该阈值,就以高或 1 显示,低于阈值的采样信号用低或0显示。从这些采样点得到一张由 1 和 0 组成,代表输入波形 1bit 图的表格。这张表格保存在存储器中,并可用来重建输入波形的 1bit 图,如图1所示。[align=center][url=http://www.elecfans.com/article/UploadPic/2008-11/200811278254695.jpg][img]http://www.elecfans.com/article/UploadPic/2008-11/200811278254695.jpg[/img][/url][/align][align=center][size=12px]图 1 定时分析仪的采样点[/size][/align]定时分析仪趋向于把各种信号拉成方波,这似乎会影响到它的可用性,但如果您需要同时观察几条甚至几百条信号线以验证信号间的定时关系,那么定时分析仪就是正确选择。应记住每个采样点都要使用一个存储器位置。分辨率越高(采样率越快),采集窗就越短。[b]跳变采样[/b]当我们捕获如图2 所示带有数据突发的输入线上的数据时,我们必须把采样率调到高分辨率(例如 4ns),以捕获开始处的快速脉冲。这意味着具有 4K(4096 样本)存储器的定时分析仪在 16.4ms 后将停止采集数据,使您不能捕获到第二个数据突发。[align=center][url=http://www.elecfans.com/article/UploadPic/2008-11/200811278255647.jpg][img]http://www.elecfans.com/article/UploadPic/2008-11/200811278255647.jpg[/img][/url][/align][align=center][size=12px]图2 高分辨率采样[/size][/align]在通常的调试工作中,我们采样和保存了长时间没有活动的数据。它们使用了逻辑分析仪存储器,却不能提供更多的信息。如果我们知道跳变何时产生,是正跳变还是负跳变,就能够解决这一问题。这一信息是有效使用存储器的跳变定时基础。为实现跳变定时,我们可在定时分析仪和计数器的输入处使用“跳变探测器”。现在定时分析仪只保存跳变前的那些样本,以及两个跳变之间的时间间隔。采用这种方法,每一跳变就只需使用两个存储器位置,输入无变动时就完全不占用存储器位置。在我们的例子中,根据每一突发中存在多少脉冲数,现在能捕获到第二、第三、第四和第五个突发。并同时保持达到 4ns 的高定时分辨率(图3)。[align=center][url=http://www.elecfans.com/article/UploadPic/2008-11/200811278255224.jpg][img]http://www.elecfans.com/article/UploadPic/2008-11/200811278255224.jpg[/img][/url][/align][align=center][size=12px]图3 使用跳变探测器采样[/size][/align][b]毛刺捕获[/b]毛刺脉冲因为会随机出现,造成灾难性的后果而声名狼藉。定时分析仪可采样输入数据,保持对采样间所产生任何跳变的跟踪,容易捕获毛刺。在分析仪中,把毛刺定义为相邻两次采样间穿越逻辑阈值一次以上的任何跳变。为了识别毛刺,我们要“教会”分析仪保持对所有多个异常跳变的跟踪,并将它们作为毛刺显示。毛刺显示是一种很有用的功能,能够提供毛刺触发和显示超前毛刺的数据,从而帮助我们确定毛刺产生的原因。这种能力也使得分析仪只捕获毛刺产生时所要的数据。回顾本节开始时提到的例子。我们有一个系统周期性地因毛刺出现在一条信号线上而崩溃。由于毛刺发生具有偶然性,您即使能保存整个时间上所有数据(假定有足够的存储能力),也很难在巨大的信息量中找到它。另一种方法是使用没有毛刺触发功能的分析仪,您必须坐在仪器前,按运行按钮,等待看到毛刺为止。[b]定时分析仪的触发[/b]逻辑分析仪连续捕获数据,并在找到跟踪点后停止采集。这样,逻辑分析仪就能显示出被称为负时间的跟踪点前的信息,以及跟踪点后的信息。[b]码型触发[/b]设置定时分析仪的跟踪特性与设置示波器的触发电平和斜率稍有一点区别。许多分析仪是在跨多条输入线的高和低码型上触发。为使某些用户更感方便,绝大多数分析仪的触发点不仅可用二进制( 1 和 0),而且可用十六进制、八进制、ASCII或十进制设置。在查看4、 8、16、24、32bit宽的总线时,使用十六进制的触发点会更加方便。设想如果用二进制设置24bit总线就会麻烦得多。[b]边沿触发[/b]在调节示波器的触发电平旋钮时,您知道是在设置电压比较器的电平,这个电平将告诉示波器在输入电压穿越该电平时触发。定时分析仪的边沿触发与其基本相似,但触发电平已预设置到逻辑阈值。大部分逻辑器件都与电平相关,这些器件的时钟和控制信号通常都对边沿敏感。边沿触发使您能与器件时钟同步地捕获数据。您能告诉分析仪在时钟边沿产生(上升或下降)时捕获数据,并获取移位寄存器的所有输出。当然在这种情况下,必须延迟跟踪点,以顾及通过移位寄存器的传播延迟。[b]状态分析仪基础[/b]如果您从未使用过状态分析仪,您可能认为这是一种极为复杂的仪器,需要花很多时间才能掌握使用方法。事实上,许多硬件设计师发现状态分析仪中有许多极有价值的工具。一个逻辑电路的“状态”是数据有效时对总线或信号线的采样样本。例如,取一个简单的“D”触发器。“D”输入端的数据直到时钟正沿到来时才有效。这样,触发器的状态就是正时钟沿产生时的状态。现在,假定我们有8个这样的触发器并联。所有8个触发器都连到同样的时钟信号上。当时钟线上产生正跳变时,所有8个触发器都要捕获各自“D”输入的数据。这样,每当时钟线上正跳变时就产生一个状态,这8条线类似于微处理器总线。如果我们把状态分析仪接到这8条线上,并告诉它在时钟线正跳变时收集数据,状态分析仪将照此执行。除非时钟跳到高电平,否则输入的任何活动将不被状态分析仪捕获。定时分析仪由内部时钟控制采样,因此它是对被测系统作异步采样。而状态分析仪从系统得到采样时钟,因此它是对系统同步采样。状态分析仪通常用列表方式显示数据,而定时分析仪用波形图显示数据。[b]理解时钟[/b]在定时分析仪中,采样是沿着单一内部时钟的方向进行,从而使事情非常简单。但微处理器系统中往往会有若干个“时钟”。假定某个时刻我们要在RAM中的一个特定地址上触发,并查看所保存的数据;再假定使用的微处理器是Zilog公司的 Z80。为了用状态分析仪从Z80捕获地址,我们要在MREQ线为低时进行捕获。而为了捕获数据,需要在WR线为低(写周期)或RD线为低(读周期)时让分析仪采样。某些微处理器可在同一条线上对数据和地址进行多路转换。分析仪必须能让时钟信息来自相同的信号线,而非来自不同的时钟线。[align=center][url=http://www.elecfans.com/article/UploadPic/2008-11/200811278255919.jpg][img]http://www.elecfans.com/article/UploadPic/2008-11/200811278255919.jpg[/img][/url][/align][align=center][size=12px]图 4 RAM 定时波形图[/size][/align]在读写周期期间,Z80首先把一个地址放在地址总线上。接着设定MREQ线在该地址对存储器的读或写有效。最后根据现在是读还是写对RD或WR线断言。WR线只有在总线数据有效后才被设定。这样,定时分析仪就作为多路分配器在适当的时间捕获地址,然后在同一信号线上捕获产生的数据。[b]触发状态分析 [/b]像定时分析仪一样,状态分析仪也提供限定所要保存数据的功能。如果我们要寻找地址总线上由高低电平构成的特定码型,可告诉分析仪在找到该模式时开始保存,直到分析仪的存储器完全装满。这些信息可以用十六进制或二进制格式显示。但在解码至汇编码时,十六进制可能更为方便。在使用处理器时,应把这些特定的十六进制字符与处理器指令相比较。大多数分析仪制造商设计了称为反汇编器的软件包,这些软件包把十六进制代码翻译成易于阅读的汇编码。[align=center][url=http://www.elecfans.com/article/UploadPic/2008-11/200811278255303.jpg][img]http://www.elecfans.com/article/UploadPic/2008-11/200811278255303.jpg[/img][/url][/align][align=center][size=12px]图 5 把十六进制码翻译成汇编码[/size][/align][b]序列级和选择性保存[/b]状态分析仪具有帮助触发和存储的“序列级”数据。序列级使您能比单一触发点更精确地限定要保存的数据。也就是说可使用更精确的数据窗,而不必存储不需要的信息。选择性的保存意味着可只保存较大整体中的一部分。例如,假定我们有一个计算给定数平方的汇编例程。如果该例程不能正确计算平方,我们就告诉状态分析仪捕获这一例程。具体做法是先让状态分析仪寻找该例程的起点。当它找到起始地址时,我们再告诉它寻找终止地址,并保存两者之间的所有信息。当发现例程结束时,我们告诉分析仪停止状态保存。[b]探测解决方案[/b]为进行调试,向数字系统施加的物理连接必须方便可靠,对被调试的目标系统只有最小的侵扰,这样才能使逻辑分析仪得到精确的数据。普通的探测解决方案是每条电缆有 16 个通道的无源探头。每个通道的两端用100kΩ并联8pF 端接。您可将这种无源探头与示波器探头的电气性能作一比较。无源探测系统除了更小的尺寸和更高的可靠性外,还能把探头端接在与目标系统的连接点上。这就避免了从大的有源探头接口夹到被测电路之间大量引线所产生的附加杂散电容。因此您的被测电路就只“看到”8pF的负载电容,而不再是前述探测系统的16pF。[align=center][url=http://www.elecfans.com/article/UploadPic/2008-11/200811278255595.jpg][img]http://www.elecfans.com/article/UploadPic/2008-11/200811278255595.jpg[/img][/url][/align][align=center][size=12px]图6 分析探头[/size][/align]把状态分析仪接到微处理器系统需要进行机械连接和时钟选择。某些微处理器可能需要外部电路对一些信号进行解码,才能得到用于状态分析仪的时钟。分析探头不仅能提供与目标系统快速、可靠和正确的机械连接,而且能提供必要的电气适配能力,如为正确捕获系统运行提供的时钟和多路分配器。[b]结语[/b]绝大多数逻辑分析仪都由定时分析仪和状态分析仪这两个主要部分组成。定时分析仪更适于处理多线的总线型结构或应用。它能够在信号线上的码型上,甚至在毛刺上触发。状态分析仪常被看成是一种软件工具,事实上它在硬件设定也很有用。由于它从被测系统得到时钟,因此捕获的数据也就是系统在时钟上的数据。逻辑分析仪为数字电路设计工程师提供了强大的设计工具。[table=349][tr][td][url=https://yqj.mumuxili.com/?from=YQSQ2-7/1]https://yqj.mumuxili.com/?from=YQSQ2-7/2[/url][/td][/tr][/table]
一、论文与逻辑 一篇毕业论文,如同其他文章一样,应当是内容和形式的统一。内容是指主题和材料,形式是指逻辑结构和语言表达。论文的内容固然起决定作用,但论文的形式也不是消极、被动的,事实上起重要作用。我们知道,人们要进行思维,就要使用概念、判断、推理等思维形式。这些思维形式既是人类用来反映客观现实的手段,又是构筑论文的基本材料。只有掌握了这些思维形式及其有关的逻辑要求,才能写出具有逻辑持色的毕业论文来。因此,我们在撰写毕业论文的过程中,应当遵守逻辑的基本规律,自觉地将这些基本规律,贯穿于写作的各个环节和整篇论文当中,具体说来,则要注意以下几个问题: 第一,论文内容符合客观实际,能够令人信服。 第二,概念明确,判断恰当,推理连贯。 第三,论文的内容之间有着密切的联系,全篇论文形成统一的整体。 从大学生的实际情况来看,由于他们有着比较扎实的专业基础知识,能够运用专业基础知识分析和解决实际问题,又专门学过形式逻辑,基本上掌握了逻辑方面的知识,因此,我们在这里重点谈谈论文内容之间有着密切的联系,全篇论文形成统一的整体这样一类的逻辑问题。 在毕业论文的逻辑中,论文内容之间的逻辑联系,占有重要地位。它既是作者思维逻辑联系的具体表现,又是作者所论述的客观事物的逻辑联系的具体表现。它对增强论文的逻辑效果和说服力,有着重要的作用。 二、论文内容之间的逻辑结构 论文之间的逻辑联系,亦即论文所反映的事物和事理的整体及其各部分之间的联系方式,基本上表现为纵向逻辑联系和横向逻辑联系,而两者又总是交织在一起,它们表现在论文的逻辑结构上就是:纵式结构、横式结构、合式结构三种形式。